☰
WH
·
CSBank
首頁
題庫專區
模擬考專區
Pro 方案
聯絡我們
首頁
題庫
模擬考
Pro
聯絡
總覽
資料結構
388
演算法
212
作業系統
290
計算機組織與結構
266
離散數學
161
線性代數
182
計算機組織與結構
›
Ch6 記憶體（Memory）
第 81 題／共 83 題
◀
CC 81/83
錯題回報
00:00
81. Cache Design、Inclusive Cache、Miss Penalty
#CC-06-081
易
Cache Design
Inclusive Cache
Miss Penalty
📝
☆
Which of the following statements are true about cache design?
A
In an inclusive cache design, the top-level cache (e.g., L1 cache) is the subset of the bottom-level cache (e.g., L2 cache).
B
Because the first-level cache needs a short hit time, the size of the first-level cache is big.
C
Reducing the miss penalty can decrease average memory access time when the top-level cache's hit time is smaller than the bottom-level cache's hit time.
D
Generally, the full-associative cache design has lower cache hit rate than the direct-mapped cache design.
E
None of the above.
📝 寫筆記
📄 中央112
重做
跳轉到第
題
← 上一題
下一題 →
答案／解析
▤
完整推導請見《WH 資工筆記 · 計算機組織與結構》Ch6 記憶體（Memory）
‹
本章題號 · 81–83 / 83
›
全部 83
易 53
中 26
難 4
81
82
83
