答案 (B)(D)(E)。(B)對：拿掉byte load/store後，處理位元組資料（如字串處理）需要額外的位移/遮罩指令，會增加code size。(D)對：增加architectural register數量可減少spill到記憶體的load/store，降低指令數，是教科書標準的ISA設計權衡之一。(E)對：複雜定址模式可減少指令數，但會使硬體（datapath/控制邏輯）更複雜，可能拉長clock cycle time，這是經典CISC vs RISC權衡論述。(A)錯：增加管線深度主要是透過縮短clock cycle time（提高時脈）來改善效能，通常反而會增加CPI（更多冒險/停頓），不是靠降低CPI。(C)錯：從load/store ISA改成memory-register ISA（允許算術指令直接用記憶體運算元）通常會『減少』指令數（因為省掉獨立的load指令），不是增加。