☰
WH
·
CSBank
首頁
題庫專區
模擬考專區
Pro 方案
聯絡我們
首頁
題庫
模擬考
Pro
聯絡
總覽
資料結構
388
演算法
212
作業系統
290
計算機組織與結構
266
離散數學
161
線性代數
182
計算機組織與結構
›
Ch1 指令集架構（ISA）
第 5 題／共 39 題
◀
CC 5/39
錯題回報
00:00
5. ISA Design、Cache Design、Performance
#CC-01-005
中
ISA Design
Cache Design
Performance
📝
☆
下列敘述何者正確？
A
Introducing support of a new complex instruction will improve performance for all programs.
B
Reducing the number of registers in the ISA will decrease the instructions per program for all programs.
C
Introducing support for instructions with shorter lengths (e.g., 16-bit instructions in RISC-V) in the ISA will improve all programs' performance.
D
Increasing cache associativity will result in an increase in cache hit time for all programs.
E
Reducing cache block size will result in a reduction of capacity misses.
📝 寫筆記
📄 台大112
重做
跳轉到第
題
← 上一題
下一題 →
答案／解析
▤
完整推導請見《WH 資工筆記 · 計算機組織與結構》Ch1 指令集架構（ISA）
‹
本章題號 · 1–20 / 39
›
全部 39
易 17
中 21
難 1
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
