☰
WH
·
CSBank
首頁
題庫專區
模擬考專區
Pro 方案
聯絡我們
首頁
題庫
模擬考
Pro
聯絡
總覽
資料結構
388
演算法
212
作業系統
290
計算機組織與結構
266
離散數學
161
線性代數
182
計算機組織與結構
›
Ch1 指令集架構（ISA）
第 7 題／共 39 題
◀
CC 7/39
錯題回報
00:00
7. RISC-V、Register File Size、Instruction Encoding
#CC-01-007
中
RISC-V
Register File Size
Instruction Encoding
📝
☆
關於RISC-V指令中register file的暫存器與instruction size，下列敘述何者正確？
A
If the registers were halved, I-type instructions could have 2 more immediate bits.
B
If the registers were halved, there must be less I-type instructions.
C
If the registers were halved, shift amounts would change to 0-63.
D
Increasing the size of each bit field to support more registers potentially makes each instruction longer.
E
Increasing the number of registers must increase the code size of a RISC-V assembly program.
📝 寫筆記
📄 台大111
重做
跳轉到第
題
← 上一題
下一題 →
答案／解析
▤
完整推導請見《WH 資工筆記 · 計算機組織與結構》Ch1 指令集架構（ISA）
‹
本章題號 · 1–20 / 39
›
全部 39
易 17
中 21
難 1
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
