在多層處理器快取（multi-level processor cache）的設計中，在命中失誤率（miss rate）與失誤代價（miss penalty）之間取得平衡是很重要的。第一層快取（first-level caches）的設計著重於降低命中失誤率，因此偏好使用較大的快取區塊（cache blocks）；第二層快取（second-level caches）的設計則著重於改善失誤代價，以避免更高的記憶體存取延遲。請判斷這個敘述是正確還是錯誤，並說明理由。