快取（Cache）對於提供處理器高效能記憶體階層非常重要。以下是一份 32-bit 記憶體位址參照序列（以字組位址 word address 表示）：

3, 180, 2, 43, 191, 88, 190, 14, 181, 88

請回答以下問題。

(a) [5%] 使用上述參照序列。假設快取是直接對映（direct-mapped），區塊大小為 1 個字組（1-word block），總大小為 8 個字組。請完成下表，標出每次參照是命中（hit）還是失誤（miss）。命中率是多少？

(b) [5%] 使用上述參照序列。假設快取是二路集合關聯式（two-way set associative），區塊大小為 2 個字組，總大小為 8 個字組，使用 LRU 置換策略。請完成下表，標出每次參照是命中還是失誤。命中率是多少？

(c) [5%] 使用上述參照序列。假設快取是全關聯式（fully associative），區塊大小為 2 個字組，總大小為 8 個字組，使用 LRU 置換策略。請完成下表，標出每次參照是命中還是失誤。命中率是多少？