☰
WH
·
CSBank
首頁
題庫專區
模擬考專區
Pro 方案
聯絡我們
首頁
題庫
模擬考
Pro
聯絡
總覽
資料結構
388
演算法
212
作業系統
290
計算機組織與結構
266
離散數學
161
線性代數
182
計算機組織與結構
›
Ch5 管線化（Pipeline）
第 45 題／共 58 題
◀
CC 45/58
錯題回報
00:00
45. Pipelining、Data Hazard、Control Hazard
#CC-05-045
易
Pipelining
Data Hazard
Control Hazard
📝
☆
In the context of pipelining in a CPU, which of the following statements are true?
A
Increases CPU throughput by executing multiple instructions simultaneously.
B
Eliminates all control hazards.
C
Data hazards can occur due to instruction overlap.
D
Can be implemented without any impact on the clock cycle.
E
Pipeline depth is inversely proportional to instruction latency.
📝 寫筆記
📄 中央113
重做
跳轉到第
題
← 上一題
下一題 →
答案／解析
▤
完整推導請見《WH 資工筆記 · 計算機組織與結構》Ch5 管線化（Pipeline）
‹
本章題號 · 41–58 / 58
›
全部 58
易 28
中 24
難 6
41
42
43
44
45
46
47
48
49
50
51
52
53
54
55
56
57
58
