☰
WH
·
CSBank
首頁
題庫專區
模擬考專區
Pro 方案
聯絡我們
首頁
題庫
模擬考
Pro
聯絡
總覽
資料結構
388
演算法
212
作業系統
290
計算機組織與結構
266
離散數學
161
線性代數
182
計算機組織與結構
›
Ch5 管線化（Pipeline）
第 51 題／共 58 題
◀
CC 51/58
錯題回報
00:00
51. Precise Exception、Pipeline、EPC
#CC-05-051
易
Precise Exception
Pipeline
EPC
📝
☆
Regarding exceptions in a pipelined processor:
A
"Precise exceptions" imply that the processor state can be recovered exactly as it was before the faulting instruction executed.
B
When an exception occurs, the pipeline must flush instructions that occurred after the faulting instruction.
C
Handling exceptions is easier in a pipelined processor than in a single-cycle processor.
D
The EPC (Exception Program Counter) stores the address of the instruction that caused the exception.
E
External interrupts (like I/O requests) are synchronous events tied to the CPU clock.
📝 寫筆記
📄 中央115
重做
跳轉到第
題
← 上一題
下一題 →
答案／解析
▤
完整推導請見《WH 資工筆記 · 計算機組織與結構》Ch5 管線化（Pipeline）
‹
本章題號 · 41–58 / 58
›
全部 58
易 28
中 24
難 6
41
42
43
44
45
46
47
48
49
50
51
52
53
54
55
56
57
58
