在管線化處理器（pipelined processor）的設計中，讓指令花費更少的時脈週期，是提升整體管線效能的重要考量。一個常見的做法是讓 ALU 指令花費更少的週期，藉此提升處理器的輸出量（throughput）。請判斷這個敘述是正確還是錯誤，並說明理由。